ModelSim® のプロジェクト全体で SystemVerilog の 'define 定数を正しく認識させるにはどうしたらいいですか?

フォローする

コメント

0件のコメント

記事コメントは受け付けていません。