「Embedded Peripherals IP User Guide」の「SDRAM Controller Core」の項で「FPGA I/O Timing Parameters」が示されています。こちらは tCLK が 20ns の時の設定ですが、異なる tCLK の値の時に、他のタイミングパラメーターはどのような値になりますか?

フォローする

コメント

0件のコメント

記事コメントは受け付けていません。